Tugas Pendahuluan M2 Percobaan 1 Kondisi 1
Tugas Pendahuluan Percobaan 1 Kondisi 11
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1,
B2=1, B3 = clock, B4 = 0, B5 = tidak dihubungkan, B6 = clock.
2. Gambar Rangkaian Simulasi [Kembali]
4. Prinsip Kerja Rangkain
[Kembali]
Sesuai dengan kondisi rangkaian yang memiliki J-K flip flop dan D flip flop dengan inputan berupa saklar SPDT dan output berupa logicprobe.
Pada rangkaian D flip flop ini output dari kedua buah flip flop berlogika 1 (Q dan Q'). Hal ini dikarenakan kaki D pada rangkaian D flip flop tidak terhubung ke saklar B5 dan menyebabkan tidak adanya arus yang mengalir sehingga inputan yang berpengaruh pada IC D flip flop adalah pin S dan R. Pin S dan R berlogika 1 dimana pada kondisi ini disebut kondisi terlarang. Berdasarkan konsep teori Q' dimana output Q' harus berbanding terbalik / berlawanan dengan output Q.
Pada rangkaian J-K flip flop, pin J itu terhubung ke saklar B2 sedangkan pin K terhubung ke saklar B4. Saklar B2 itu terhubung ke Vcc sehingga menyebabkan adanya arus yang mengalir dan mengakibatkan pin J berlogika 1. Sedangkan pada saklar B4 itu terhubung ke ground yang menyebabkan tidak adanya arus yang mengalir dan mengakibatkan pin K berlogika 0. Dikarenakan pin S dan R berlogika 1 maka output Q dan Q' berlogika 1 juga, dimana pada kondisi ini merupakan kondisi terlarang. Jika pin S dan R itu salah satu atau lebih berlogika 1 maka kita meninjau pin S dan R. Akan tetapi jika pin S dan R keduanya berlogika 0 maka kita meninjau pin J dan K.
5. Link Download [Kembali]
Download file HTML [disini]
Download file rangkaian [disini]
Download file video simulasi [disini]
Download Datasheet 74LS112 (J-K Flip Flop) [disini]
Download Datasheet 7474 (D flip flop) [disini]