Laporan Akhir 2 Modul 2




1. Jurnal [Kembali]

Gambar 1. Jurnal Percobaan 2

2. Alat dan Bahan [Kembali]

2.1 Alat[Kembali]
  1.  Panel DL 2203D
  2.  Panel DL 2203S
  3.  Panel DL 2203C
  4. Jumper 

 Gambar 2. Module de Lorenzo
 
Gambar 3. Jumper

3. Rangkaian Simulasi [Kembali]

Gambar 4. Rangkaian pada Modul de Lorenzo

4. Prinsip Kerja Rangkaian [Kembali]

    Pada percobaan kedua, digunakan IC 74LS112 (J-K flip flop). T flip flop mepakan rangkaian flip flop yang dibuat dengan menggunakan J-K flip flop dimana kedua inputannya dihubungkan menjadi satu maka akan diperloleh flip flop yang akan membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputannya rendah.

Pada percobaan ini terdapat beberapa kondisi yang telah divariasikan. Adapun kondisinya sebagai berikut:
  • Kondisi 1 : input T(B2) = don't care, PRE(B1) = 1, CLR(B0) = 0. B2 terhubung dengan clock, B1 terhubung dengan S, dan B0 terhubung dengan R. Maka akan didapatkan output Q = 0 dan Q = 1. Hal ini disebabkan karena clock nya bersifat active low. Pada saat kapan suatu inputan dikatakan active low?. Pada saat inputan diberi 0. Ketika diberi inputan 0 maka akan aktif. Pada kondisi ini didapatkan nilai R bernilai 0 yang bersifat asinkronous reset maka ia akan menjadikan output Q berlogika 0. 
  • Kondisi 2 : T(B2) = dont care, PRE(B1) = 0, CLR(B0) =1. Maka akan didapatkan output Q = 1 dan Q = 0. Hal ini disebabkan karena clock nya bersifat active low. Pada saat kapan suatu inputan dikatakan active low?. Pada saat inputan diberi 0. Ketika diberi inputan 0 maka akan aktif. Kaki set dan reset merupakan active low maka dari itu set aktif dan akan memaksa nilai Q' untuk bernilai 0 atau saat reset tidak aktif akan menjadikan output berlogika 1
  • Kondisi 3 : T(B2) = dont care, PRE(B1) = 0, CLR(B0) =0. Maka akan didapatkan output Q = 1 dan Q' = 1. Hal ini merupakan kondisi terlarang karena kedua output bernilai 1. Dimana hal tersebut menyimpang dari dasar teori bahwa output Q' komplemen dari output Q
  • Kondisi 4 : T(B2) = clock; PRE(B1) = 1; CLR(B0) =1. Maka akan didapatkan output Q = toggle dan  Q' = toggle. Dimana pada kondisi ini output Q dan Q' akan berkebalikan secara terus menerus.
5. Video Rangkaian[Kembali]
 


 6. Analisa [Kembali]

1. Pada percobaan 2 tentang T Flip Flop, digunakan IC 74LS112. Jelaskan jenis-jenis dan fungsi dari masing-masing kaki pada IC tersebut !
Jawab:
  • Pin S = kaki untuk masukan yang terhubung dengan B1. Kaki S disebut juga kaki Set.
  • Pin R = kaki untuk masukan yang terhubung dengan B0. Kaki S disebut juga kaki Reset.
  • Pin J = digunakan sebagai masukan pengendali dan terhubung ke power Vcc
  • Pin K = digunakan sebagai masukan pengendali. Pada T flip flop, kaki J dan K disambung dan dihubungkan ke Vcc
2. Jelaskan dan bandingkan hasil pada percobaan praktikum dengan teori ! Apakah sesuai dengan teori ?  Jika iya buktikan dan jika tidak, jelaskan dalam hal apa bedanya !
Jawab:

Secara teori jika inputan T aktif dan dipengaruhi oleh clock maka outputnya akan berubah, dan jika T tidak aktif walaupun dipengaruhi clock, outputnya tidak akan berubah. Berdasarkan percobaan 2, input T dari input J-K dijadikan satu input yang terhubung ke Vcc. Pada saat input R = 0 dan S = 1 maka keadaan set. Sedangkan pada saat input R = 1 dan S = 0 maka dalam keadaan reset. Nilai B2 = don't care yang berarti mau berapapun nilai input yang dimasukkan tidak akan mempengaruhi nilai output nanti. Hasilnya sama dengan teori