Laporan Akhir 1 Modul 4




1. Jurnal [Kembali]



2. Alat dan Bahan [Kembali]
 
1. Panel DL2203D
2. Panel DL2203C
3. Panel DL2203S

4. Jumper


5. IC74111



7. Switch




8. Power DC


9. Logic Probe  


10. Gerbang AND



11. Gerbang NOT



3. Rangkaian Simulasi [Kembali]



4. Prinsip Kerja Rangkaian [Kembali]

   Pada percobaan 1, digunakan 4 J-K Flip-flop dan sebuah gerbang AND untuk menghasilkan output 4 bit yang ditampilkan menggunakan logic probe. Switch ke-6 terhubung ke kaki J dan K dari satu flip-flop, di mana input J berasal langsung dari switch ke-6 dan input K berasal dari switch ke-6 yang di-NOT-kan. Ini berarti input J dan K selalu berlawanan. Selain itu, switch ke-7 terhubung ke gerbang AND, dengan input clock di kaki lain dari gerbang AND, dan output gerbang AND terhubung ke clock J-K Flip-flop. Fungsi gerbang AND di sini adalah untuk mengendalikan aliran data secara sinkron dengan clock. Ketika output gerbang AND sesuai dengan tipe aktif dari clock, data akan dipindahkan. Jika clock tidak aktif, perpindahan data akan dihentikan.

    Pada Flip Flop 1, kaki S terhubung ke B6' (B baris 6), kaki J terhubung ke Q dari flip flop kedua, kaki K terhubung ke Q' dari flip flop kedua, kaki C terhubung ke output dari gerbang AND, kaki R terhubung ke B0, dan kaki Q terhubung ke H7.

    Pada Flip Flop 2, kaki S terhubung ke B5' (B baris 5), kaki J terhubung ke Q dari flip flop ketiga, kaki K terhubung ke Q' dari flip flop ketiga, kaki C terhubung ke output dari gerbang AND, kaki R terhubung ke B0, dan kaki Q terhubung ke H6.

    Pada Flip Flop 3, kaki S terhubung ke B4' (B baris 4), kaki J terhubung ke Q dari flip flop keempat, kaki K terhubung ke Q' dari flip flop keempat, kaki C terhubung ke output dari gerbang AND, kaki R terhubung ke B0, dan kaki Q terhubung ke H5.

    Pada Flip Flop 4, kaki S terhubung ke B3' (B baris 3), kaki J terhubung ke B1, kaki K terhubung ke B1', kaki C terhubung ke output dari gerbang AND, kaki R terhubung ke B0, dan kaki Q terhubung ke H4.

    Rangkaian ini dapat berfungsi sebagai shift register dengan jenis SISO (Serial In, Serial Out), SIPO (Serial In, Parallel Out), PISO (Parallel In, Serial Out), atau PIPO (Parallel In, Parallel Out), tergantung pada variasi input yang diberikan pada switchnya.



5. Video Rangkaian [Kembali]



6. Analisa [Kembali]

1. Analisa output yang dihasilkan tiap-tiap kondisi.
Jawab:
  • Pada kondisi 1, data diinputkan melalui pin B1 yang mana B1 merupakan kaki J pada flip flop pertama. Output kondisi ini berupa pergeseran data secara bergantian. Sama halnya dengan outputnya yang lewat pada satu jalur. Maka dapat disimpulkan bahwa kondisi ini merupakan prinsip SISO dikarenakan inputannya masuk satu persatu dan outputnya juga keluar satu persatu.
  • Pada kondisi 2, data masuk melalui pin B1. Akan tetapi data keluar secara bersamaan dalam 4 jalur (SIPO). Dapat disimpulkan pada kondisi ini merupakan prinsip SIPO dimana inputnya masuk secara satu persatu dan outputnya keluar secara serentak
  • Pada kondisi 3, data merupakan variasi dari nilai B3,B4,B5,B6 yang mana data input masuk secara serentak (paralel) namun menghasilkan output yang bergeser satu persatu dalam satu jalur. Dapat disimpulkan bahwa kondisi ini merupakan prinsip PISO dimana inputan masuk secara bersamaan dan outputnya keluar satu satu
  • Pada kondisi 4, data input merupakan variasi dari nilai B3,B4,B5,B6 dimana inputnya masuk secara serentak. Output pada kondisi ini juga berupa nilai yang muncul secara bersamaan. Maka dapat disimpulkan bahwa kondisi ini merupakan prinsip PIPO dimana input dan outputnya masuk dan keluar secara serentak


7. Link Download [Kembali]

Download HTML [klik disini]
Download Rangkaian Simulasi [klik disini]
Download Video Simulasi [klik disini]
Download Datasheet IC74111 [klik disini]
Download Datasheet Gerbang AND [klik disini]
Download Datasheet Gerbang NOT [klik disini]