Tugas Pendahuluan 2 M4

Tugas Pendahuluan Percobaan 3 Kondisi 8



1. Kondisi
[Kembali]

Percobaan 3 kondisi 8

Buatlah rangkaian seperti pada percobaan 3 dan berilah LED sebelum gerbang logika NOR

2. Gambar Rangkaian Simulasi [Kembali]




3. Video [Kembali]



4. Prinsip Kerja [Kembali]

    Pada percobaan 3 kondisi 8, terdapat sumber Vcc yang dihubungkan terhadap ke 6 saklar SPDT, lalu masuk ke kaki input pada IC 74192. Kaki input D0, D1, D2, D3 akan berpengaruh terhadap output dari masing masing Q0, Q1, Q2 dan Q3. Output dari IC 74192 akan melalui resistor sebelum melewati LED dikarenakan arus yang mengalir akan dihambat oleh resistor sehingga arus yang mengalir tidak merusak LED. Disini karena semua kaki input dari gerbang logika NOR berlogika 0, maka untuk outputnya berlogika 1 sesuai dengan tabel kebenaran dari gerbang NOR, dimana sesuai dengan konsep dari gerbang logika NOR (gerbang logika OR yang di NOT kan) maka output yang dihasilkan akan berbanding terbalik dengan output OR. Kemudian outputnya masuk kaki input dari gerbang OR yang mana berlogika 1 dan kaki lainnya dihubungkan dengan CLOCK. kemudian masuk ke kaki DN (Down) yang active high, dia akan aktif ketika diberi input bernilai 1. Kaki DN aktif sehingga menyebabkan 7-segment mengalami counter down dimana bit pada 7-segment akan mengalami penurunan. Terlihat bahwa output dari OR terhubung ke kaki DN dimana pada gerbang logika OR, inputnya didapat dari hasil keluaran gerbang logika NOR yang bernilai 1. Jadi mau berapapun nilai input dari clock itu tidak akan mempengaruhi gerbang logika OR karena berdasarkan prinsip gerbang logika OR ketika salah satu input bernilai 1 maka output yang dihasilkan akan selalu bernilai 1. Dikarenakan kaki DN terhubung dengan sinyal clock maka untuk disini jenis counternya adalah counter down. terdapat juga kaki PL yang merupakan parallel load dan kaki MR yang merupakan master reset. Pada rangkaian terlihat bahwa kaki PL itu merupakan active low dimana dia akan aktif ketika diberi input bernilai 0. Sedangkan pada saklar 5 itu berlogika 1 yang merupakan active high. Ketika kaki PL tadi diberi input bernilai 0 maka pada 7-segment akan muncul angka 6. Pada kaki MR (master reset) itu active high, dia akan aktif ketika diberi nilai input 1. Pada saklar 6 itu bernilai 0 atau active low. Oleh sebab itu kaki MR tidak aktif. Sebaliknya ketika kaki MR tadi diberi input bernilai 1 atau active high maka kaki MR akan bertugas untuk mereset semua data yang ada pada 7-segment atau dengan sederhananya adalah 7-segment itu memunculkan angka 0.
    Kemudian input dari IC 74192 masuk ke kaki A, B, C dan D yang nantinya menjadi output dari masing masing QA, QB, QC dan QD dan ditampilkan melalui seven segment. 7-segment sendiri merupakan common anoda dimana kaki pada 7-segment terhubung ke Vcc (sumber). Sebaliknya ketika 7-segment terhubung ke resistor maka akan menjadi common katoda. Kaki RBO pada 7-segment berguna untuk mematikan 7-segment itu sendiri. Kaki RBO itu active low, dia akan aktif ketika diberi input bernilai 0. Kaki RBI akan mematikan 7-segment ketika bernilai 0 dan LT berguna untuk menghidupkan seluruh segment pada 7-segment. Ketiga kaki tersebut itu active low dimana akan aktif ketika diberi input bernilai 0

5. Link Download [Kembali]
Link simulasi rangkaian klik disini
Link video klik disini
Link hmtl klik disini
Link datasheet 74192 klik disini
Link datasheet 74LS47 klik disini
Link datasheet switch klik disini
Link datasheet NOR klik disini
Link datasheet OR klik disini
Link datasheet 7 segment klik disini