Dimas Wisnu Mahendra

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian Simulasi 4. Prinsip Kerja Rangkaian 5. Video Rangkaian 6. Analisa 7. Link Download 1. Jurnal [Kembali] Gambar 1. Jurnal Percobaan 3 2. Alat dan Bahan [Kembali] A. Alat dan Bahan [Kembali]  Panel DL 2203D  Panel DL 2203S  Panel DL 2203C Jumper    Gambar 2. Module de Lorenzo   Gambar 3. Jumper B. Alat dan Bahan (Proteus)      1. IC 74193     2. IC 74192     3.  Power DC     4. Switch (SW-SPDT)     5. Logicprobe atau LED 3. Rangkaian Simulasi   [Kembali] Gambar 4. Rangkaian pada Proteus 4. Prinsip Kerja Rangkaian [Kembali]      Pada percobaan 2 ini menggunakan Module D’Lorenzo panel DL 2203S. Pada rangkaian menggunakan dua IC yang berbeda yaitu, 74192 dan 74193 yang inputnya terhubung ke saklar dan ouputnya ke LED pada module. 74192 dan 74193 terhubung secara parallel. Pada IC pin R/MR untuk mereset perhitungan, pin UP untuk counter agar menghitung naik dari kecil ke yang bes

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian Simulasi 4. Prinsip Kerja Rangkaian 5. Video Rangkaian 6. Analisa 7. Link Download 1. Jurnal [Kembali] Gambar 1. Jurnal Percobaan 2 2. Alat dan Bahan [Kembali] A. Alat dan Bahan [Kembali]  Panel DL 2203D  Panel DL 2203S  Panel DL 2203C Jumper    Gambar 2. Module de Lorenzo   Gambar 3. Jumper B. Alat dan Bahan (Proteus)      1. IC 74LS90        IC ini adalah sebuah IC counter yang mencacah empat bit dari 0000 (desimal 0) sampai 1001 (desimal 9).  Rangkaian dalamnya terdiri dari empat buah flip-flop berderet dan gerbang-gerbang khusus yang digunakan untuk mereset flip-flop.  IC ini memiliki empat output, dimana ke empat output ini mencacah/menghitung bilangan Biner dari 1 sampai 9, IC ini bekerja apabila diberi clock pada kaki IC 14, dan di beri tegangan. Untuk menjalankan atau mensimulasikan IC ini maka kita membutuhkan probe sebagai indicator untuk dapat melihatnya.     2. IC

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian Simulasi 4. Prinsip Kerja Rangkaian 5. Video Rangkaian 6. Analisa 7. Link Download 1. Jurnal [Kembali] Gambar 1. Jurnal Percobaan 1 2. Alat dan Bahan [Kembali] A. Alat dan Bahan [Kembali]  Panel DL 2203D  Panel DL 2203S  Panel DL 2203C Jumper    Gambar 2. Module de Lorenzo   Gambar 3. Jumper B. Alat dan Bahan (Proteus)      1. J-K Flip Flop (74LS112) Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.       2.  Power Dc     3. Switch (SW-SPDT)     4. Logicprobe atau LED 3. Rangkaian Simulasi   [Kembali] Gambar 4. Rangkaian pada Proteus 4. Prinsip Kerja Rangkaian [Kembali]      Prinsip kerja percobaan 1  Asynchronous Binary Counter 4 bit dengan 4 buah IC J-K Flip flop yaitu  saat in

Tugas Pendahuluan Percobaan 2 Kondisi 7 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Rangkaian Simulasi 3. Video 4. Prinsip Kerja 5. Link Download 1. Kondisi [Kembali] Percobaan 2 kondisi 7 Buatlah rangkaian seperti gambar percobaan 2, ganti probe dengan seven segment dan ubah besar sumber menjadi 3.3 volt. 2. Gambar Rangkaian Simulasi [Kembali] 3. Video [Kembali] 4. Prinsip Kerja [Kembali]      Pada percobaan 2 ini, di rangkaian terdapat 6 saklar SPDT yang dihubungkan dengan Vcc dan ground, kemudian dihubungkan ke 74LS90 yang merupakan IC BCD counter dan 7493 yang merupakan Binary Counter kemudian keduanya memiliki input CKA dan CKB yang dihubungkan dengan sumber DCLOCK. Ouput pada rangkaian di atas mengeluarkan logika 4 bit yang terhubung dengan seven segment sebagai output paralel dengan decoder 4 bit to 7 yakni 74LS47. Pada counter 74LS90 memiliki 6 masukan yang terdiri dari 2 buah clock, dan 4 buah master reset serta 4 buah keluaran, sedangka

Tugas Pendahuluan Percobaan 1 Kondisi 9 [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Rangkaian Simulasi 3. Video 4. Prinsip Kerja 5. Link Download 1. Kondisi [Kembali] Percobaan 1 kondisi 9 Buatlah rangkaian seperti gambar percobaan 1 dengan menggunakan D flipflop dan output 8 bit  2. Gambar Rangkaian Simulasi [Kembali]  sebelum di run setelah di run 3. Video [Kembali] 4. Prinsip Kerja [Kembali]      Pada percobaan 1 kondisi 9 diatas merupakan rangkaian counter asycronus dimana counternya terhubung seri dengan inputan dflipflop selanjutnya bergantung terhadapat output dari dflipflop sebelumnya. rangkaian ini memiliki kelemahan karena perhitungan lebih lambat dari counter sinkron karena input dflipflop selanjutnya harus menunggu terlebih dahulu output dari dflipflop sebelumnya.      Penjelasan rangkaian, pada rangkaian diatas terdapat 2 buat spdt yang telah terhubung dengan power dan ground selnajutnya dflipflop yang terhubung secara seri sebanyak

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan A. Tugas Pendahuluan 1 B. Tugas Pendahuluan 2 C. Laporan Akhir 1 D. Laporan Akhir 2 E. Laporan Akhir 3 *Klik teks untuk menuju Modul III Counter 1. Tujuan [Kembali] Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous.   Merangkai dan Menguji aplikasi dari sebuah Counter 2. Alat dan Bahan [Kembali] Panel DL 2203D   Panel DL 2203C   Panel DL 2203S             4. Jumper 3. Dasar Teori [Kembali] Counter      Counter  adalah  sebuah  rangkaian  sekuensial  yang  mengeluarkan  urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan  dengan  teknologi  digital,  biasanya  untuk menghitung  jumlah kemunculan 

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian Simulasi 4. Prinsip Kerja Rangkaian 5. Video Rangkaian 6. Analisa 7. Link Download 1. Jurnal [Kembali] Gambar 1. Jurnal Percobaan 2 2. Alat dan Bahan [Kembali] 2.1 Alat [Kembali]  Panel DL 2203D  Panel DL 2203S  Panel DL 2203C Jumper    Gambar 2. Module de Lorenzo   Gambar 3. Jumper 3. Rangkaian Simulasi   [Kembali] Gambar 4. Rangkaian pada Modul de Lorenzo 4. Prinsip Kerja Rangkaian [Kembali]     Pada percobaan kedua, digunakan IC 74LS112 (J-K flip flop). T flip flop mepakan rangkaian flip flop yang dibuat dengan menggunakan J-K flip flop dimana kedua inputannya dihubungkan menjadi satu maka akan diperloleh flip flop yang akan membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputannya rendah. Pada percobaan ini terdapat beberapa kondisi yang telah divariasikan. Adapun kondisinya sebagai berikut: Kondisi 1 :  input T(B2) = don't care, P